打破注入频率差错“枷锁”南邮效果加快时钟发动

  晶体振动器的发动时刻影响了体系的数据收发时刻距离，关于选用占空比作业形式的体系功耗具有决定性效果。跟着物联网设备的快速的提高与低功耗使用场景的遍及，快速发动晶体振动器的效果至关重要。

  南京邮电大学集成电路科学与工程学院（产教交融学院）郭宇锋教授、蔡志匡教授团队在集成电路规划范畴获得新进展，研发了一款根据相位差错主动校对技能的快速发动晶体振动器芯片，该款芯片完成了大频偏注入条件下的快速发动，打破了对注入信号频率精度的严厉约束，相关效果近来宣布在第70届International Solid State Circuits Conference（ISSCC）上，并当选会议Demo演示。该会议是集成电路规划范畴的最高级别学术会议，素有“集成电路范畴的奥林匹克”之称。该篇论文的宣布，标志着南京邮电大学成为国内第11家在ISSCC会议宣布论文的大陆高校，国内首家在ISSCC会议宣布论文的省属高校。

  据悉，高频晶体振动器发生的参阅时钟归于周期敞开的模块，为体系中的其他模块供给参阅频率。因此其发动时刻的长短，关于占空比作业体系的功耗影响较大，300μs以上的发动时刻便可添加低功耗蓝牙体系15%的功耗开支。因此，参阅时钟的发动时刻是约束体系功耗逐渐下降的瓶颈。

  关于高频晶体振动器发动时刻过长及注入正派问题，现在正派最高的同频注入技能任旧存在着一些扎手的问题。同频注入技能需求一个频率精准（差错5000ppm）的片内注入信号源，但在实践中，该信号源频率受PVT影响没办法做到非常精准和安稳，和晶体本征振动频率之间有频率差错，也简称为频偏。频偏会在注入过程中积分红相位差。当这个相位差不断累积，注入正派也就会逐渐下降，甚至会呈现按捺晶体发动的状况。而假如要完成超高精准度（1000ppm）的片内注入信号源，就从另一方面代表着规划难度和所需操控字剧增，以及芯片在量产时的trim本钱难以承受。因此，如安在较大的频偏下完成高效的能量注入与晶振的快速发动，就成为处理该问题的关键因素。

  针对高频晶体振动器发动时刻及注入正派问题，团队提出了一种根据相位差错主动校对技能的快速发动高频晶体振动器芯片架构。该款芯片沿袭现在正派最高的能量注入发动技能，初次提出相位差错主动校对概念，并初次在高频晶体振动器规划中使用单端能量注入技能。其内部电路在对高频晶体进行能量注入的一起，检测注入信号与晶体振动信号之间的相位差错并主动校对。经流片测验验证，在高达10000 ppm（理论极限的2倍）的大频偏注入条件下，该款芯片的实测发动时刻仅为17.5μs，将该条件下的发动时刻缩短了249倍。与传统双端能量注入技能比较，其发动时刻简直不随注入频率差错动摇（差错仅为1.27%）。

  这项作业创始单端注入的概念和技能，有助于更深层次的了解晶体振动器的发动原理，为快速发动晶体振动器规划供给了重要见地和新思路。

  据悉，研讨团队一直致力于快速发动晶体振动器、温度传感器和锁相环等数模混合集成电路的研讨与规划。此研讨效果在面向物联网使用的快速发动晶体振动器范畴完成打破，对逐渐下降物联网、低功耗蓝牙等体系功耗含义严重。